(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-161598

(43)公開日 平成10年(1998)6月19日

(51) Int.Cl. ⁶		識別記号	ΡI			
G09G	3/36		C 0 9 G	3/36		
G02F	1/133	575	C 0 2 F	1/133	575	
H 0 4 N	5/66	102	H04N	5/66	1 0 2 B	

審査請求 有 請求項の数2 OL (全 10 頁)

(21)出願番号	特願平8-317601
----------	-------------

(22) 刮顧日 平成8年(1996)11月28日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 一樂 剛

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 京本 直樹 (外2名)

(54) 【発明の名称】 液晶表示装置

(57)【要約】

【課題】動画を含む自動表示調整が容易であり、且つビデオ信号に介在するノイズ等を有効に検出することのできる液晶表示装置を実現する。

【解決手段】水平同期信号に同期する基準クロック(PLCK)を生成するPLL回路1と、分周回路11、ディレイ回路12、検出用サンプリング回路13、安定期間検出回路14、コントローラ15を含み、基準クロック(PLCK)の位相を自動調整し、N分周されたサンプリングクロック(SLCK)を出力する位相調整回路2と、ビデオ信号を入力し、サンプリングクロック(SLCK)によるサンプリングデータを出力する画素データサンプリング回路3と、液晶駆動信号を出力する画素でータサンプリング回路3と、液晶駆動信号を出力する液晶駆動回路4と、前記サンプリングデータに対しガンマ補正および極性反転等を含むビデオ処理を行うビデオ信号処理回路6と、ビデオ処理された画像データを入力して表示する液晶パネル5とを備えて構成される。



【特許請求の範囲】

【請求項1】 水平同期信号を入力して、当該水平同期信号に同期する基準クロック信号を生成して出力する位相同期回路と、所定の表示対象とするビデオ信号を入力し、前記位相同期回路より出力される基準クロック信号を介して、当該ビデオ信号の画素データをサンプリングするための適正位相のサンプリングクロック信号を介して当該ビデオ信号の画素データをサンプリングを生成して出力する位相調整回路と、前記ビデオ信号を入力し、前記サンプリングクロック信号を介して当該ビデオを信号の画素データをサンプリング画像データを生成して出力するビデオ処理を行い、画像表示用の画像データを生成して出力するビデオ処理回路と、当該中ンプリング画像データを生成して出力するビデオ処理回路と、当該画像表示用の画像データを入力し、所定の液晶駆動信号を介して表示する液晶パネルとを含む液晶表示装置において、

前記位相調整回路が、前記ビデオ信号を入力して、前記基準クロック信号を介して当該ビデオ信号をサンプリングし、電位レベル判定期間検出用の第1のサンプリングデータを出力する検出用サンプリング回路と

前記第1のサンプリングデータを入力して、当該サンプリングデータの隣接する各サンプリングポイントにおける電位変化の有無を検出し、当該検出結果より前記第1のサンプリングデータの電位安定期間を示す信号を生成して出力する安定期間検出回路と、

前記基準クロック信号を入力して、当該基準クロック信号の周波数を分周して分周クロック信号を生成して出力する分周回路と、

前記第1のサンプリングデータの電位安定期間を示す信号の入力を受けて、当該電位安定期間を示す信号を参照して前記ビデオ信号の電位変化が安定している期間を計数し、当該計数結果により予め画像データサンプリング機能の必要条件として設定されるセットアップ時間およびホールド時間を確保することができるか否かを判定するとともに、当該必要条件を確保することができると判定される場合に、電位レベルの安定開始時点からセットアップ時間後の位相を算出し、当該算出結果を参照して、前記分周クロック信号に対する位相制御用の制御信号を生成して出力するコントローラと、

前記分周回路より出力される分周クロック信号を入力 し、前記コントローラより出力される制御信号を介して 当該分周クロック信号の位相を制御調整し、第2のサン プリングクロック信号として、前記画像データサンプリ ング回路に出力するディレイ回路と、

を備えて構成されることを特徴とする液晶表示装置。

【請求項2】 水平同期信号を入力して、当該水平同期信号に同期する基準クロック信号を生成して出力する位相同期回路と、所定の表示対象とするビデオ信号を入力し、前記位相同期回路より出力される基準クロック信号を介して、当該ビデオ信号の画素データをサンプリング

するための適正位相のサンプリングクロック信号を生成して出力する位相調整回路と、前記ビデオ信号を入力し、前記サンプリングクロック信号を介して当該ビデオ信号の画素データをサンプリングし、サンプリング画像データを生成して出力する画素データサンプリング回路と、当該サンプリング画像データに対するビデオ処理を行い、画像表示用の画像データを生成して出力するビデオ処理回路と、当該画像表示用の画像データを入力して表示する液晶パネルとを備えて構成される液晶表示装置において、

前記位相調整回路が、前記基準クロック信号を入力して、当該基準クロック信号をm(m:0、1、2、……、m)本の基準クロック信号に分配するとともに、それぞれの基準クロック信号に対し、当該基準クロック信号の周期をm分割した位相量をφとして、それぞれmφの遅延位相量を付与して形成されるm本のサンプリングクロック信号を生成して出力する検出用サンプリングクロック生成回路と、

前記ビデオ信号を入力し、前記m本のサンプリングクロック信号を介して、当該ビデオ信号の各1画素に対応する期間をm個のサンプリングポイントにおいてサンプリングし、対応するm個のサンプリングデータを生成して出力する検出用サンプリング回路と、

前記m個のサンプリングデータを入力して、当該m個のサンプリングデータの隣接する各サンプリングポイントにおける電位変化の有無を検出し、当該検出結果より各サンプリングデータの電位安定期間を示す信号を生成して出力する安定期間検出回路と、

前記各サンプリングデータの電位安定期間を示す信号の 入力を受けて、当該電位安定期間を示す信号を参照して 前記ビデオ信号の電位変化が安定している期間を計数 し、当該計数結果により予め画像データサンプリング機 能の必要条件として設定されるセットアップ時間および ホールド時間を確保することができるか否かを判定する とともに、当該必要条件を確保することができると判定 される場合に、電位レベルの安定開始時点からセットア ップ時間後の位相を算出し、当該算出結果を参照して、 画像データのサンプリングクロック信号に対する位相制 御用の制御信号を出力するコントローラと、

前記検出用サンプリングクロック生成回路より出力されるm本のサンプリングクロック信号を入力し、前記制御信号により、当該m本のサンプリングクロック信号の内より、最適の位相関係を有するサンプリングクロック信号を選択して出力する選択回路と、

を備えて構成されることを特徴とする液晶表示装置。 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は液晶表示装置に関し、特にパーソナルコピュータ等より出力されるビデオ信号を入力して表示する液晶表示装置に関する。

[0002]

【従来の技術】従来、この種の液晶表示装置において は、表示の対象とするパーソナルコンピュータ等より出 力されて入力されるビデオ信号は、テレビジョン等にお けるビデオ信号とは異なり、完全に連続して出力される ビデオ信号ではなく、画索ごとに一定の電位を保持して いる信号であり、また、対応する液晶表示装置自体にお いても、1本の走査線のビデオ信号を連続して表示する ということではなく、画素ごとにサンプリングされてい るビデオ信号を表示する機能が与えられている。このサ ンプリング機能は、当該液晶表示装置に付与されてお り、パーソナルコンピュータ等より入力されるビデオ信 号は、液晶表示装置内においてサンプリングされた後に 表示される。この場合に、液晶表示装置内においてビデ オ信号をサンプリングするポイントが、画素の一定電位 が保持されているタイミングにはなく、当該画素が切替 わるタイミグングにある場合には、下記のような問題が 生じることになる。

【0003】即ち、入力されるビデオ信号の電位の変化点をサンプリングすることになるために、サンプリング 回路において必要とされるセットアップ期間およびホールド期間において一定のサンプリング電位が得られず、サンプリング電位が不安定になるという問題がある。また、サンプリングクロックのジッタによる影響により、或るフレームにおいては変化前の画素データをサンプリングし、次の別フレームにおいては変化後の画素データをサンプリングしてしまうという事態が生じることがある。これらの現象により、液晶表示装置における映像としては、そのエッジがちらついて見える状態となり、映像の表示品質が著しく低下する。従って、この種の液晶表示装置においては、サンプリングポイントの適正化を図ることにより表示品質の低下を改善するために、サンプリングクロックの位相を調整する回路が必要とされている。

【0004】図5は、上記のサンプリングクロックの位 相の調整を、液晶表示装置の使用者により、当該表示画 面を見ながら手動にて行う従来の液晶表示装置の要部の 構成を示すブロック図である。図5に示されるように、 本従来例は、水平同期信号に位相同期するクロックPL CKを生成して出力するPLL回路1と、位相調整スイ ッチ51およびディレイ回路52を含み、クロックPL CKの位相を調整してクロックSLCKを出力する位相 調整回路2と、ビデオ信号を入力し、サンプリングクロ ックSLCKを介してサンプリングデータを出力するサ ンプリング画素データサンプリング回路3と、垂直同期 信号および水平同期信号を入力して、液晶表示制御信号 を生成して出力する液晶駆動回路4と、ビデオ処理され たビデオ信号を表示する液晶パネル5と、前記サンプリ ングデータを処理するビデオ信号処理回路6とを備えて 構成される。通常、パーソナルコンピュータ等からはド ットクロックが出力されることはなく、同期信号のみが出力されている。従って、この種の液晶表示装置においては、ビデオ信号をサンプリングするために、水平同期信号に同期したクロックPCLKを生成するPLL回路1が必要とされており、上記のように構成要素の一つとして具備されている。

【0005】図5において、水平同期信号の入力を受け て、PLL回路1からは当該水平同期信号に位相同期し たクロックPCLKが生成されてディレイ回路52に入 力される。ディレイ回路52においては、表示画面を見 ながら行われる作業者の手動操作により、位相調整スイ ッチ51より出力されるディレイ調整信号の入力を受け て、クロックPCLKの位相ディレイ量が制御調整さ れ、位相調整されたサンプリングクロックSLCKが出 力されて画素データサンプリング回路3に入力される。 画素データサンプリング回路3においては、サンプリン グクロックSLCKの入力を受けて、当該サンプリング クロックSLCKを介して、パーソナルコンピュータ等 より入力されるビデオ信号R/G/Bがサンプリングさ れる。画素データサンプリング回路3のサンプリングデ ータ出力はビデオ処理回路6に入力されて、ガンマ補正 および極性反転等を含む処理が行われて液晶駆動用のデ ータが生成され、液晶パネル5に入力されて、液晶駆動 回路4より出力される液晶表示制御信号を介して表示さ れる。なお、当該液晶表示制御信号は、垂直同期信号お よび水平同期信号の入力を受けて、液晶駆動回路4にお いて生成され、液晶パネル6に入力される。

【0006】次に、図6に示されるのは、特開平7-2 19485号公報等において提案されている他の従来例 の位相調整回路の構成を示すブロック図である。図6に 示されるように、当該位相調整回路は、調整開始スイッ チ66と、水平同期信号、調整開始スイッチ66より出 力される動作開始信号およびクロックPCLK等の入力 を受けてディレイ調整信号を出力するコントローラ63 と、当該ディレイ調整信号およびクロックPCLKの入 力を受けて、サンプリングクロックSLCKを生成して 出力するディレイ回路61と、サンプリングクロックS LCK、ビデオ信号およびディレイ調整信号の入力を受 けて、ビデオ信号をA/D変換して出力するA/D変換 部62と、A/D変換部62のA/D変換出力およびデ ィレイ調整信号の入力を受けて、当該A/D変換出力を 格納するメモリ65と、A/D変換部62のA/D変換 出力とメモリ65の出力とを比較照合して、その比較結 果をコントローラ63に送出する比較回路64とを備え て構成される。

【0007】図6において、パーソナルコンピュータ等より入力されるビデオ信号は、A/D変換部62において、サンプリングクロックSLCKに同期してサンプリングされ、デジタル信号に変換される。A/D変換部62においてサンプリングされた或るフレームにおける所

定の画素データは、メモリ65に入力されて一旦格納さ れる。そして、メモリ65に格納された当該画素データ は、比較回路64において、次のフレームにおける同一 画素に対応する画素データと比較照合されて、その差異 の有無が検出される。比較結果において差異が生じた場 合には、サンプリングクロックSLCKの位相が適正で ないものと判定され、コントローラ63による制御作用 を介して、ディレイ回路61におけるディレイ量が制御 調整されて、再度、繰返して数フレームに亘ってサンプ リングデータの比較照合が行われ、その結果において差 異を生じることなく比較結果が一致するまで繰返して行 われる。そして一致した場合には、サンプリングクロッ クSLCKの位相が適正化されたものと判定され、コン トローラ63による制御作用を介して、ディレイ回路6 1のディレイ量が固定化される。なお、本従来例におけ る位相調整は、使用者により、調整開始スイッチ66が オンにされた場合においてのみ動作が開始され、調整開 始スイッチ66より出力される動作開始信号の入力を受 けて、コントローラ63による制御作用が始動され、以 降においては、全ての動作が自動的に行われる。

【0008】図7は、特開平5-199483号公報等において提案されている他の従来例の位相調整回路の構成を示すブロック図である。図7に示されるように、当該位相調整回路は、ビデオ信号の立ち上りエッジを検出して出力するエッジ検出回路71と、クロックPCLKおよびエッジ検出回路71のエッジ検出出力の入力を受けて、サンプリングクロックSCLKを生成して出力する同期回路72とを備えて構成される。

【0009】図7において、エッジ検出回路71におい ては、パーソナルコンピュータ等より入力されるビデオ 信号のエッジが検出され、当該エッジのタイミングから 所定時間遅延されたタイミングにおいてセットパルスが 出力されて、同期回路72に入力される。同期回路72 においては、当該セットパルスの入力を受けて、当該セ ットパルスに同期してクロックPCLKの周波数がn分 周され、サンプリングクロックSCLKが生成されて出 力される。これにより、入力されるビデオ信号のエッジ に同期したサンプリングクロックSCLKが得られる。 この場合に、同期回路72における分周値nの値が大き い程、位相誤差を小さい値に抑えることが可能となり、 通常はnの値としては8以上の値に設定される。また、 セットパルスのタイミングをエッジから所定時間遅延さ せることにより、ビデオ信号とサンプリングクロックS CLKとの間の位相差を固定して適正化することによっ て、サンプリングポイントの調整が自動的に実現されて いる。

[0010]

【発明が解決しようとする課題】上述した従来の液晶表示装置において、図5に示される従来例の場合には、使用者が、表示画面を見ながらスチッチを操作することに

より、サンプリングクロンクSCLKのタイミング調整が行われており、使用者の操作作業が煩雑化されるという欠点がある。

【0011】また、図6に示される従来例による位相調整回路においては、或る画素に対応するビデオ信号のフレームごとのサンプリングデータを比較照合することにより、ビデオ信号に対するサンプリングポイントのタイミング調整が行われているが、表示画面が各フレームごとに異なる動画のような場合には、入力されるビデオ信号がフレームごとに変わり、フレーム単位の比較照合によっては決して一致することはなく、適正なタイミング調整を行うことができないために、調整時における表示画像としては、静止画像に限られてしまうという欠点がある。

【0012】なお、この従来例の場合には、常時調整を行うことが不可能であるために、調整を開始させるためのスイッチ操作も必要となり、操作が煩雑化されるという付加的な欠点があり、更に、タイミング調整に、数フレーム期間を必要とするために、タイミングの調整に時間を要するという欠点がある。

【0013】更に、図7に示される従来例による位相調 整回路においては、ビデオ信号のエッジを検出して、当 該エッジ検出信号から所定時間遅延されたセットパルス に対して同期をとることにより、サンプリングポイント のタイミングが調整されているが、表示対象のビデオ信 号を出力するパーソナルコンピュータ等によって、異な るビデオ信号のリンギングまたは反射等に起因するノイ ズ等による波形の乱れが、当該エッジから所定時間遅延 されたセットパルスのタイミングにまで影響するような 場合には、画素データのサンプリング回路において求め られるセットアップ時間を確保することができなくな り、サンプンリングホイントのタイミングが適正なタイ ミングに設定されなくなるという欠点がある。そして、 更に、ビデオ信号のリンギングまたは反射等に起因する ノイズ等のレベルが大きい場合には、エッジ検出回路に おいて、当該ノイズ等の波形に対するエッジ検出が行わ れる事態が発生し、適正なサンプリングポイントの調整 が不可能になるという欠点がある。

[0014]

【課題を解決するための手段】第1の発明の液晶表示装置は、水平同期信号を入力して、当該水平同期信号に同期する基準クロック信号を生成して出力する位相同期回路と、所定の表示対象とするビデオ信号を入力し、前記位相同期回路より出力される基準クロック信号を介して、当該ビデオ信号の画素データをサンプリングするための適正位相のサンプリングクロック信号を生成して出力する位相調整回路と、前記ビデオ信号を入力し、前記サンプリングクロック信号を介して当該ビデオ信号の画素データをサンプリングし、サンプリング画像データを生成して出力する画素データサンプリング回路と、当該

サンプリング画像データに対するビデオ処理を行い、画 像表示用の画像データを生成して出力するビデオ処理回 路と、当該画像表示用の画像データを入力して表示する 液晶パネルとを備えて構成される液晶表示装置におい て、前記位相調整回路が、前記ビデオ信号を入力して、 前記基準クロック信号を介して当該ビデオ信号をサンプ リングし、電位レベル判定期間検出用の第1のサンプリ ングデータを出力する検出用サンプリング回路と、前記 第1のサンプリングデータを入力して、当該サンプリン グデータの隣接する各サンプリングポイントにおける電 位変化の有無を検出し、当該検出結果より前記第1のサ ンプリングデータの電位安定期間を示す信号を生成して 出力する安定期間検出回路と、前記基準クロック信号を 入力して、当該基準クロック信号の周波数を分周して分 周クロック信号を生成して出力する分周回路と、前記第 1のサンプリングデータの電位安定期間を示す信号の入 力を受けて、当該電位安定期間を示す信号を参照して前 記ビデオ信号の電位変化が安定している期間を計数し、 当該計数結果により予め画像データサンプリング機能の 必要条件として設定されるセットアップ時間およびホー ルド時間を確保することができるか否かを判定するとと もに、当該必要条件を確保することができると判定され る場合に、電位レベルの安定開始時点からセットアップ 時間後の位相を算出し、当該算出結果を参照して、前記 分周クロック信号に対する位相制御用の制御信号を生成 して出力するコントローラと、前記分周回路より出力さ れる分周クロック信号を入力し、前記コントローラより 出力される制御信号を介して当該分周クロック信号の位 相を制御調整し、第2のサンプリングクロック信号とし て、前記画像データサンプリング回路に出力するディレ イ回路とを備えて構成される。

【0015】また、第2の発明の液晶表示装置は、水平 同期信号を入力して、当該水平同期信号に同期する基準 クロック信号を生成して出力する位相同期回路と、所定 の表示対象とするビデオ信号を入力し、前記位相同期回 路より出力される基準クロック信号を介して、当該ビデ オ信号の画素データをサンプリングするための適正位相 のサンプリングクロック信号を生成して出力する位相調 整回路と、前記ビデオ信号を入力し、前記サンプリング クロック信号を介して当該ビデオ信号の画素データをサ ンプリングし、サンプリング画像データを生成して出力 する画素データサンプリング回路と、当該サンプリング 画像データに対するビデオ処理を行い、画像表示用の画 像データを生成して出力するビデオ処理回路と、当該画 像表示用の画像データを入力して表示する液晶パネルと を備えて構成される液晶表示装置において、前記位相調 整回路が、前記基準クロック信号を入力して、当該基準 クロック信号をm (m: 0、1、2、……、m) 本の基 準クロック信号に分配するとともに、それぞれの基準ク ロック信号に対し、当該基準クロック信号の周期をm分 付与して形成されるm本のサンプリングクロック信号を 生成して出力する検出用サンプリングクロック生成回路 と、前記ビデオ信号を入力し、前記m本のサンプリング クロック信号を介して、当該ビデオ信号の各1 画素に対 応する期間をm個のサンプリングポイントにおいてサン プリングし、対応するm個のサンプリングデータを生成 して出力する検出用サンプリング回路と、前記m個のサ ンプリングデータを入力して、当該m個のサンプリング データの隣接する各サンプリングポイントにおける電位 変化の有無を検出し、当該検出結果より各サンプリング データの電位安定期間を示す信号を生成して出力する安 定期間検出回路と、前記各サンプリングデータの電位安 定期間を示す信号の入力を受けて、当該電位安定期間を 示す信号を参照して前記ビデオ信号の電位変化が安定し ている期間を計数し、当該計数結果により予め画像デー タサンプリング機能の必要条件として設定されるセット アップ時間およびホールド時間を確保することができる か否かを判定するとともに、当該必要条件を確保するこ とができると判定される場合に、電位レベルの安定開始 時点からセットアップ時間後の位相を算出し、当該算出 結果を参照して、画像データのサンプリングクロック信 号に対する位相制御用の制御信号を出力するコントロー ラと、前記検出用サンプリングクロック生成回路より出 力されるm本のサンプリングクロック信号を入力し、前 記制御信号により、当該m本のサンプリングクロック信 号の内より、最適の位相関係を有するサンプリングクロ ック信号を選択して出力する選択回路とを備えて構成さ

[0016]

【発明の実施の形態】次に、本発明について図面を参照 して説明する。

【0017】図1は本発明の第1の実施形態の要部の構 成を示すブロック図である。図1に示されるように、本 実施形態は、水平同期信号に同期する基準クロック(P LCK)を生成して出力するPLL回路1と、分周回路 11、ディレイ回路12、検出用サンプリング回路1 3、安定期間検出回路14およびコントローラ15を含 み、ビデオ信号および前記基準クロック(PLCK)の 入力を受けて、当該基準クロック(PLCK)の位相を 調整して、周波数が1/N(Nは正整数)に分周された サンプリングクロック(SLCK)を生成して出力する 位相調整回路2と、ビデオ信号を入力し、サンプリング クロック(SLCK)を介してサンプリングデータを出 力する画素データサンプリング回路3と、垂直同期信号 および水平同期信号を入力して、液晶駆動信号を生成し て出力する液晶駆動回路4と、画素データサンプリング 回路3より出力されるサンプリングデータに対して、ガ ンマ補正および極性反転等を含むビデオ処理を行うビデ オ信号処理回路6と、ビデオ信号処理回路6において処 理された画像データを入力して、前記液晶駆動信号を介して表示する液晶パネル5とを備えて構成される。【0018】また、図2(a)、(b)、(c)、(d)および(e)は、本実施形態における各部の信号を示すタイミング図であり、図2(a)は、PLL回路1より出力される基準クロック(PCLK)、図2(b)は、入力されるビデオ信号(連続波形表示)ならびに検出用サンプリング回路13より出力されるサンプ

びに検出用サンプリング回路13より出力されるサンプリングデータ(DATA:ドット表示)、図2(c)は、安定期間検出回路14より出力される安定期間を示す信号(CS)、図2(d)は、分周値Nが16の場合における分周回路11より出力される分周クロック(PCLK/16)、そして図2(e)は、ディレイ回路12より出力されるサンプリングクロック(SCLK)を示している。

【0019】以下においては、図1および図2を参照して、分周回路11の分周値Nが16の場合における本実施形態の動作について説明する。従って、図1に示される分周回路11より出力される分周クロック(PCLK/N)は、分周クロック(PCLK/16)に置換えて動作説明するものとする。

【0020】図1において、水平同期信号の入力を受けて、PLL回路1からは当該水平同期信号に位相同期した基準クロック(PCLK:図2(a)参照)が生成されて、位相調整回路2の内部の分周回路11および検出用サンプンリング回路13に入力される。分周回路11においては、基準クロック(PCLK/16:図2(d)参照)が生成され、ディレイ回路12に入力される。また、検出用サンプリング回路13においては、基準クロック(PCLK/16:基準クロック(PCLK/16:基準クロック(PCLK/16:基準クロック(PCLK/16:基本の2000年)を含して、14は202年

る。また、検出用サンプリング回路13においては、基 準クロック (PCLK)を介して、入力されるビデオ信 号(図2(b)の連続波形を参照)がサンプリングされ て、当該ビデオ信号のサンプリングデータ(DATA: 図2(b)のドット表示を参照)が出力され安定期間検 出回路14に入力される。安定期間検出回路14におい ては、検出用サンプリグ回路13より出力されるサンプ リングデータ (DATA) の入力を受けて、隣接する二 つのサンプリングポイントにおけるサンプリング電位の レベル値の比較照合が繰返して行われる。このように、 隣接するサンプリング電位の比較照合を繰返して行うこ とにより、入力されるサンプリングデータ (DATA) の電位変化の有無が検出されて、当該検出結果により、 サンプリングデータ (DATA) の電位安定期間を示す 信号(CS:図2(c)参照)が出力されて、コントロ ーラ15に入力される。 コントローラ15においては、 信号(CS)の入力を受けて、当該信号(CS)を参照 して、入力されるビデオ信号に電位変化が無く安定して いる期間の計数が行われ、当該計数結果により、画素デ ータサンプリング回路3において、予め設定されている 必要セットアップ時間およびホールド時間の確保が可能

であるものと判定される場合には、当該電位レベルの安 定期間の開始時点から、予め設定されているセットアッ プ時間後の位相が算出され、当該算出結果に対応する制 御信号が出力されてディレイ回路12に入力される。デ ィレイ回路12においては、分周回路11より出力され る分周クロック (PCLK/16) の入力を受けて、当 該分周クロック(PCLK/16)のディレイ量が、コ ントローラ15より入力される前記制御信号により適正 量に調整され、周波数が16分周されたサンプリングク ロック (SLCK: 図2 (e) 参照) が生成されて、画 素データサンプリング回路3に入力される。 画素データ サンプリング回路3においては、当該サンプリングクロ ック(SLCK)を介して、パーソナルコンピュータ等 より入力されるビデオ信号がサンプリングされ、そのサ ンプリングデータ出力は、ビデオ処理回路6に入力され る。ビデオ処理回路6においては、上述したように、当 該サンプリングデータに対するガンマ補正および極性反 転等を含む処理が行われて液晶表示用の画像データが生 成出力され、液晶パネル5に入力されて、液晶駆動回路 4より出力される液晶駆動信号を介して表示される。

【0021】なお、上記の実施形態においては、分周回路11における分周値Nの値としてN=16の場合について説明しているが、当該分周値Nの値は、安定期間検出用のサンプリングホイント数、即ち安定期間検出の最小単位に影響を与えるとともに、調整精度をも規定付ける数値であり、このNの値が小さ過ぎる場合には調整効果が無くなることになるため、Nとしては、回路として動作可能な最大値に設定することが必要であり、少なくとも16以上の値が望ましい。

【0022】また、安定期間検出回路14におけるサンプリング電位の比較照合判定においては、必要とされる検出精度は、入力されるビデオ信号の表示色数に依存しており、R、GおよびBの各単位諧調の電位差を検出することのできる精度が必要となる。例えば、入力されるビデオ信号が、0.7Vppで、各色256諧調表示の場合には、2.7mVの差異を識別することのできる精度が必要となる。

【0023】次に、図1に示される位相調整回路2の動作について、図2(a)、(b)、(c)、(d)および(e)のタイミング図を参照して敷衍して説明する。【0024】図2(b)のタイミング図に示される連続波形の表示は、既に説明したように、パーソナルコンピュータ等より入力されるビデオ信号であるが、当該ビデオ信号は、連続している画素のデータが、黒、白、黒というように形成される波形とえて示されている。このビデオ信号は、検出用サンプリング回路13において、図2(a)に示される基準クロック(PCLK)により、図2(b)に示されるように、ビデオ信号の各サンプリングポイントVS。からVS15に至る各電位がサンプリングポイントVS。からVS15に至る各電位がサンプリングされる。これらの各サンプリングポイントにおける

サンプリングデータ (DATA) は、安定期間検出回路 14に入力されて、それぞれサンプリングポイントVS $_{0}$ $\&VS_{1}$ $\&VS_{1}$ $\&VS_{2}$ $\&VS_{2}$ $\&VS_{3}$ $\&VS_{3}$ とVS4、……、VS14とVS15の隣接する電位が 比較照合されて、相互比較による電位が同一レベルとな る場合には "H" レベルとなる 2 値信号が生成され、図 2(c)に示されるように、信号(CS)として出力さ れてコントローラ15に入力される。コントローラ15 においては、この信号(CS)の "H" レベルとして保 持される時間Taが計数されて、予め設定されている画 素データサンプリング回路3において必要とされるセッ トアップ時間およびホールド時間との比較照合が行わ れ、入力されたビデオ信号の品質が、当該コントローラ 15において評価判定される。また、信号(CS)の立 ち上がりから、予め設定されている画素データサンプリ ング回路3において必要とされるセットアップ時間Tg 後における位相に対して、画素データサンプリング用の サンプリングクロック (SCLK) のタイミングを合わ せるために、所要のディレイ量Tc がコントローラ15 において算出される。そして、分周回路11より入力さ れる分周クロック (PCLK/16) に対して、当該算 出されたディレイ量 T_c を付与することにより、ディレ イ回路12においては、図2(e)に示されるように、 適正な位相となる画素データサンプリング用のサンプリ ングクロック(SCLK)が生成されて出力される。 【0025】図3は、本発明の第2の実施形態における 位相調整回路の構成を示すブロック図である。 図3に示 されるように、本実施形態の位相調整回路2は、水平同 期信号に同期する基準クロック(PLCK)を入力し て、当該基準クロック(PLCK)をm(正整数)本の 基準クロックに分配するとともに、それれの基準クロッ クに対して、その周期をm分割した量に比例するディレ イ量を付与して、段階的に位相の異なるm本の検出用サ ンプリングクロック(DPCLK[0、1、2、·····、 m])を生成して出力する検出用サンプリングクロック 生成回路21と、検出用サンプリングクロック(DPC LK [O、1、2、……、m]) の入力を受けて、当該 検出用サンプリングクロック(DPCLK[O、1、 2、……、m])を介して、パーソナルコンピュータ等 より入力されるビデオ信号の各1画素に対応する期間 を、m個のポイントにおいてそれぞれサンプリングする m個のサンプリング回路により形成される検出用サンプ リング回路23と、当該m個のサンプリング回路より出 力されるm個のサンプリングデータの、隣接する二つの サンプリングポイントにおけるサンプリング電位を比較 照合するm個の比較回路を含み、それぞれ入力されるビ デオ信号の電位変化の有無を検出して、当該電位に変化 が無く安定している場合には、対応するサンプリングデ ータの電位安定期間を示す信号(CS[0、1、2、… ……、M])を出力する安定期間検出回路24と、信号

(CS[0、1、2、……、M])の入力を受けて、 当該信号(CS[0、1、2、……、M])を参照し て、入力されるビデオ信号に電位変化が無く安定してい る期間の計数を行い、当該計数結果により、画素データ サンプリング回路(図3には図示されない。図1の画素 データサンプリング回路3を参照)において、予め設定 されている必要セットアップ時間およびホールド時間の 確保が可能であるものと判定される場合には、当該電位 レベルの安定期間の開始時点から、予め設定されている セットアップ時間後の位相を算出して、当該算出結果に 対応するm本の検出用サンプリングクロックの内の最適 な位相関係にあるものを選択するための制御信号を生成 して出力するコントローラ25と、検出用サンプリング クロック生成回路21より出力される検出用サンプリン グクロック (DPCLK [0、1、2、……、m])の 入力を受けて、当該制御信号により制御されて、その内 の適正な検出用サンプリングクロックを選択し、画素デ ータサンプリング回路に対するサンプリングクロック (SCLK)として出力する選択回路22とを備えて構 成される。なお、上記のmの値は、安定期間検出用のサ ンプリングポイント数、即ち安定期間検出の最小単位に 影響を与える数値であり、位相調整精度を規定付ける値 である。従って、mの値が小さ過ぎる場合には、調整の 効果が失われることになるため、回路が動作する最大値 に設定することが必要であり、少なくとも16以上の値 とすることが望ましい。

【0026】次に、mの値を16として、図3に示される本位相調整回路の動作について、図4(a)、

(b)、(c)、(d)、(e)、(f)、(g)、(h)、(i)、(j)、(k)、(l)および(p)のタイミング図を参照して敷延して説明する。

【0027】図4(g)のタイミング図に示される連続 波形の表示は、パーソナルコンピュータ等より入力され るビデオ信号であり、連続する画素のデータが、黒、 白、黒というように形成される波形として示されてい る。検出用サンプリングクロック生成回路21からは、 図4(b)、(c)、(d)、(e)、……に示され るように、m本の検出用サンプリングクロック(DPC LK [O、1、2、…、m]) が出力されて、検出用 サンプリング回路23に入力される。入力されるビデオ 信号は、検出用サンプリング回路23において、上記の m本の検出用サンプリングクロック(DPCLK[O、 1、2、……、m])により、図4(g)にドット表示 されるように、ビデオ信号の各サンプリングポイントV S。からVS15における各電位がサンプリングされ、こ れらの各サンプリングポイントにおけるサンプリングデ ータ(DATA)は、安定期間検出回路24に入力され る。安定期間検出回路24においては、16個の比較回 路において、それぞれサンプリングポイントVS₀とV S_1 , VS_1 $\&VS_2$, VS_2 $\&VS_3$, VS_3 &VS

4 、………、VS₁₄とVS₁₅の隣接する電位が比較照 合されて、相互比較による電位が同一レベルとなる場合 には、図4(j)、(k)、…、(1)に示されるよう に、"H"レベルとなる2値信号として、信号 (CS [10])、信号(CS[11])、……、信号(CS[1 5]) が生成されて出力される。なお、図4(h)およ び(k)に示される信号(CS[0])および信号(C S[1])の場合には、対応するサンプリングポイント における電位が同レベルでないために、"L"レベルの 2値信号として生成されている。ディレイ回路12にお いては、 "H" レベルの信号 (CS) の入力を受けて、 当該 "H" レベルの信号 (CS) の本数から、入力され たビデオ信号が安定している時間が計数され、第1の実 施形態の場合と同様に、予め設定されている画素データ サンプリング回路において必要とされるセットアップ時 間およびホールド時間との比較照合が行われて、入力さ れたビデオ信号の品質が判定される。また、図4

(j)、(k)、(1)等に見られるように、安定期間 検出回路24から出力される "H"レベルの信号(CS)より、ビデオ信号の安定した期間の開始タイミングが検出され、予め設定されている画素データサンプリング回路において必要とされるセットアップ時間後における位相が算出される。そして、この算出された位相に対して最も近い位相関係を有する検出用サンプリングクロックを選択するように作用する制御信号がコントローラ25より出力され、当該制御信号により、選択回路22においては、検出用サンプリングクロック生成回路21より出力される検出用サンプリングクロックの内より、前記算出結果による最も近い位相関係を有する検出用サンプリングクロックが選択されて、図4(p)に示されるように、サンプリングクロック信号(SCLK)として出力される。

[0028]

【発明の効果】以上説明したように、本発明は、動画を含む任意の表示画面において、入力されるビデオ信号の1画素のデータに対応して、当該ビデオ信号のドットクロック周波数よりも高い周波数のサンプリングクロックによりサンプリングを行い、当該ビデオ信号の電位変化を仔細に観測し、当該電位レベル変動およびその後における信号波形の安定性を検出して、ビデオ信号に対する適正位相を算出し、当該算出結果を参照して画素データのサンプリングクロックの自動位相調整を行うことにより、人為による操作制御を要することなく、速かに正常な液晶表示を行うことができるという効果がある。

【0029】また、上述のように、ビデオ信号のドット クロック周波数よりも高い周波数のサンプリングクロッ クによりサンプリングを行い、当該ビデオ信号の電位変 化を仔細に観測することにより、入力されるビデオ信号 によっては介在している異なるリンギングまたはノイズ 等による信号波形の乱れが回避されて、電位レベル変動の無い安定した期間が検出され、当該安定期間と画素データの所要サンプリング期間との比較照合を介して適正 位相を算出し、当該算出結果を参照して画素データのサンプリングクロックの自動位相調整を行うことにより、前記リンギングまたはノイズ等による信号波形の品質を見極めることが可能になるとともに、リンギングまたはノイズ等による不安定期間の長短には影響されることなく、サンプリングクロックの自動位相調整を行うことにより、正常な液晶表示を行うことができるという効果がある。

【図面の簡単な説明】

【図1】本発明の第1の実施形態の構成を示すブロック 図である。

【図2】前記第1の実施形態における動作タイミング図である。

【図3】本発明の第2の実施形態の構成を示すブロック図である。

【図4】前記第2の実施形態における動作タイミング図である。

【図5】従来例の構成を示すブロック図である。

【図6】他の従来例における位相調整回路の構成を示す ブロック図である。

【図7】他の従来例における位相調整回路の構成を示す ブロック図である。


【符号の説明】


- 1 PLL回路
- 2 位相調整回路
- 3 画素データサンプリング回路
- 4 液晶駆動回路
- 5 液晶パネル
- 6 ビデオ信号処理回路
- 11 分周回路
- 12、52、61 ディレイ回路
- 13、23 検出用サンプリング回路
- 14、24 安定期間検出回路
- 15、25、63 コントローラ
- 21 検出用サンプリングクロック生成回路
- 22 選択回路
- 51 位相調整スイッチ
- 62 A/D変換部
- 64 比較回路
- 65 メモリ
- 66 調整開始スイッチ
- 71 エッジ検出回路
- 72 同期回路

【図1】


14 . F

【図3】







【図2】




【図4】



【図5】





【図6】

